파운드리? 포토? CMP? 반도체에 대해 이야기할 땐 생소한 용어가 많습니다. 삼성전자의 반도체가 어떻게 만들어지는지, 전체 공정을 이해하면 용어도 쉽게 익힐 수 있어요!
안녕하세요, ICT 리더 리치입니다! 삼성전자 반도체의 위상은 세계적으로도 잘 알려져 있죠. 하지만 막상 "반도체 공정이 어떻게 진행되나요?"라고 물으면, 막연한 분들이 많습니다. 실제 삼성전자의 반도체는 수십 단계를 거쳐야 완성되며, 그 속에는 포토, 식각, 증착, 검사 등 다양한 기술과 용어가 포함돼 있어요. 이 포스팅에서는 반도체 비전공자나 입문자도 쉽게 이해할 수 있도록, 삼성전자 기준의 반도체 공정 흐름과 관련 용어들을 알기 쉽게 설명드릴게요. 공정 하나하나를 따라가다 보면 반도체가 얼마나 정교한 산업인지 체감하게 될 것입니다.
📌 바로가기 목차
1. 반도체는 웨이퍼에서 시작된다
반도체 제조의 출발점은 ‘재료 품질’입니다. 반도체 칩의 기본 재료는 실리콘(Si)이며, 모래(이산화규소)에서 추출한 실리콘을 초고순도로 정제한 뒤, 단결정(싱글 크리스탈) 형태로 성장시켜 웨이퍼(Wafer)를 만듭니다. 이때 단결정 성장 방식(대표적으로 CZ 방식 등)과 불순물 관리 수준이 웨이퍼의 전기적 특성/결함 밀도에 영향을 주기 때문에, 사실상 웨이퍼 단계부터 수율 경쟁이 시작된다고 봐도 과언이 아닙니다.
웨이퍼 기본 용어(입문자 필수)
• 300mm(12인치): 삼성전자 포함 선단 공정에서 주력으로 쓰는 웨이퍼 규격
• Bare Wafer: 공정 시작 전 ‘가공되지 않은’ 웨이퍼
• Defect: 미세 결함(파티클/스크래치/결정 결함 등). 수율에 직접 영향
• Edge Exclusion: 웨이퍼 가장자리(공정 한계 영역) 제외 구간
삼성전자는 주로 300mm 웨이퍼 기반으로 공정을 운영하며, 한 장의 웨이퍼에 수백 개(제품 크기에 따라 수십~수백)의 칩(다이, Die)을 동시에 제조합니다. 여기서 중요한 관점은 “칩을 하나씩 만드는 게 아니라, 웨이퍼 단위로 ‘병렬 생산’한다”는 점입니다. 그래서 공정 중 파티클 1개, 미세 오염 1회가 웨이퍼 전체 수율을 흔들 수 있어, 클린룸 관리(청정도), 공정 챔버 상태, 화학물질 관리가 극도로 중요합니다.
2. 패턴을 새기는 포토 공정이란?
포토 공정(Lithography)은 반도체 제조에서 ‘해상도 경쟁의 정점’이라 불릴 만큼 핵심입니다. 쉽게 말해 웨이퍼 위에 회로 도면(패턴)을 빛으로 찍어내는 단계인데, 미세화가 진행될수록 이 포토 공정의 난이도와 영향력이 폭발적으로 증가합니다. 삼성전자 같은 선단 공정에서는 DUV(심자외선)뿐 아니라 EUV(극자외선)를 활용해 더 미세한 선폭을 구현합니다. 포토의 품질은 결국 다음 공정(식각/증착/주입)의 기준선이 되기 때문에, 포토가 흔들리면 뒤 공정이 아무리 잘해도 수율이 회복되지 않는 구조가 됩니다.
포토 공정 핵심 구성 3요소
• Mask(마스크): 회로 패턴 원본(도면)
• Photoresist(PR): 빛에 반응하는 감광막(패턴을 ‘받아들이는’ 재료)
• Exposure Tool: 노광 장비(DUV/EUV)
포토 공정은 “코팅 → 베이크(건조) → 정렬(Alignment) → 노광(Exposure) → 현상(Develop) → 검사(Inspection)”의 반복으로 이해하면 쉽습니다. 특히 미세공정에서는 Overlay(레이어 정렬 오차)가 치명적입니다. 층을 여러 번 쌓는 반도체 특성상, 이전 층과 다음 층 패턴이 어긋나면 전기적 연결이 끊기거나 누설이 증가해 불량이 발생합니다.
| 단계 | 설명 | 실무 포인트 |
|---|---|---|
| 1. 코팅 | 웨이퍼에 포토레지스트(PR) 도포 | 막 두께 균일도(Uniformity)가 해상도/결함에 영향 |
| 2. 노광 | 빛으로 마스크 패턴을 PR에 전사 | 초점(Focus), 정렬(Overlay), 에너지(Dose) 관리 |
| 3. 현상 | 노출된 영역을 선택적으로 제거해 패턴 생성 | 패턴 붕괴/잔사(Residue) 발생 여부가 핵심 |
3. 식각과 증착, 얇게 깎고 덧입히는 기술
포토로 패턴(윤곽)을 만들었다면, 그 다음은 ‘실제로 구조를 만드는’ 단계입니다. 반도체 공정은 본질적으로 막을 쌓고(증착) → 패턴대로 깎고(식각) → 세정하고(클린)의 반복입니다. 이 반복을 통해 트랜지스터/배선/절연층이 다층으로 구현되며, 미세화가 진행될수록 “얼마나 정교하게, 얼마나 선택적으로, 얼마나 손상 없이” 수행하느냐가 관건입니다.
- Etching(식각): PR로 보호된 부분을 제외하고 불필요한 막을 제거해 ‘형상’을 만드는 공정
핵심 키워드: 선택비(Selectivity), 수직성(Anisotropy), 손상(Damage), 미세 잔사(Residue) - Deposition(증착): 절연막/도전막/배리어막 등을 원자·분자 단위로 형성하는 공정
핵심 키워드: 막 두께 균일도, 피복성(Conformality), 조성(Composition), 결함(핀홀/보이드) - CVD / PVD / ALD: 대표 증착 방식
• CVD: 화학 반응 기반(균일도/피복성 우수) • PVD: 물리적 증착(금속막 등에 활용) • ALD: 원자층 단위 증착(초미세 구조에서 강점, 삼성도 병행)
식각은 단순히 “깎는다”가 아니라, 원하는 막만 선택적으로 제거해야 합니다. 예를 들어 절연막을 식각할 때 아래층 금속을 손상시키면 치명적이죠. 그래서 선택비(특정 막만 잘 깎이는 비율)와 수직성(측면 언더컷 최소화)이 중요합니다. 증착은 반대로, 미세 구조 내부까지 빈틈 없이 채워야 합니다. 구조가 복잡해질수록 CVD/ALD 같은 공정의 가치가 커지는 이유입니다.
| 구분 | 식각(Etch) | 증착(Depo) |
|---|---|---|
| 목적 | 패턴대로 제거해 구조 형성 | 막을 형성해 층/배선/절연 구현 |
| 핵심 지표 | 선택비, 수직성, 손상 최소화 | 균일도, 피복성, 조성/결함 관리 |
| 대표 이슈 | 잔사, 미세 패턴 붕괴, 과식각 | 보이드, 핀홀, 막 스트레스 |
“포토가 끝났으니 반은 끝났다”가 아닙니다. 포토는 ‘도면을 찍는 단계’이고, 식각/증착은 ‘실제로 구조를 구현하는 단계’라서 공정 조건이 조금만 흔들려도 불량이 크게 늘어날 수 있습니다.
4. 불순물 주입과 CMP 공정의 역할
포토·식각·증착을 반복해 ‘형상(모양)’을 만들었다면, 이제는 반도체의 ‘전기적 성질(특성)’을 설계대로 맞추는 단계가 중요해집니다. 그 핵심이 불순물 주입(Ion Implantation)입니다. 실리콘은 순수 상태로는 원하는 전기적 동작을 만들기 어렵기 때문에, 붕소(B)·인(P)·비소(As) 같은 도펀트(Dopant)를 매우 정밀하게 주입해 N형/P형 영역을 형성합니다. 이 과정은 트랜지스터의 소스/드레인, 웰(Well), 채널 주변 특성 등을 좌우하며, 결국 속도·전력·누설전류 같은 성능 지표에 직접 영향을 줍니다.
불순물 주입에서 자주 보는 용어
• Dose(도즈): 주입하는 총량(농도 개념)
• Energy(에너지): 주입 깊이(침투 깊이) 조절
• Tilt/Rotation: 입사 각도(채널링 억제/균일도 개선)
• Anneal(어닐): 주입 후 열처리로 결정 손상 복구 + 도펀트 활성화
다만 이온 주입은 ‘강제로 입자를 때려 넣는’ 방식이라 웨이퍼 격자(결정 구조)에 손상이 생기기 쉽습니다. 그래서 주입 후에는 열처리(Annealing)로 결함을 복구하고 도펀트를 전기적으로 활성화시키는 것이 일반적입니다. 이 흐름을 이해하면 “왜 어떤 공정은 열처리가 자주 붙어 다니는가?”도 자연스럽게 연결됩니다.
다음으로 CMP(Chemical Mechanical Polishing)는 반도체 제조에서 ‘평탄화(Flatness)’를 책임지는 공정입니다. 반도체는 수십~수백 층을 쌓는 다층 구조이기 때문에, 층이 쌓일수록 표면이 울퉁불퉁해지면 다음 포토 공정에서 초점(Focus)이 흔들리고, 미세 패턴 정렬(Overlay) 오차가 커지며 수율이 급격히 떨어질 수 있어요. CMP는 화학 반응(슬러리) + 기계적 연마(패드)로 표면을 균일하게 만들어 다음 공정 정밀도를 확보합니다.
| 공정 | 핵심 역할 | 품질 포인트 |
|---|---|---|
| 불순물 주입 | N형/P형 특성 형성, 소자 전기적 동작 결정 | 도즈/에너지/각도/열처리 조건 최적화 |
| CMP | 표면 평탄화로 포토 정밀도·정렬 안정화 | 균일도/스크래치/잔류물/디싱·에로전 관리 |
Scratches(미세 스크래치), Residue(잔류물), Dishing(금속 라인 파임), Erosion(주변 과도 연마) → 이런 결함은 다음 공정에서 불량으로 증폭될 수 있어 “평탄화 = 수율”이라는 말이 나올 정도로 중요합니다.
5. 테스트와 패키징까지, 후공정 흐름
전공정(FEOL/BEOL)을 통과하면 웨이퍼에는 이미 수백 개의 ‘다이(Die)’가 형성되어 있습니다. 하지만 이 상태는 아직 제품이 아닙니다. 개별 다이가 정상 동작하는지 전기적으로 검사하고, 외부와 연결될 수 있도록 포장(패키징)해야 실제 출하 가능한 반도체가 됩니다. 후공정은 단순 ‘마무리’가 아니라, 수율·신뢰성·발열을 좌우하는 제품 경쟁력의 핵심 단계로 평가됩니다.
- Wafer Probe(웨이퍼 테스트) : 웨이퍼 상태에서 각 다이의 전기적 기능을 1차 선별
- Dicing(다이싱) : 웨이퍼를 개별 칩(다이)로 절단
- Die Attach / Bonding : 기판에 부착 후 와이어 본딩 또는 플립칩(범프)로 연결
- Molding / Encapsulation : 외부 충격·습기 보호를 위한 봉지(몰딩) 공정
- Final Test : 온도/전압 조건을 포함한 최종 기능·신뢰성 검사
후공정에서 특히 중요한 트렌드는 고집적 패키징입니다. 예를 들어 고성능 메모리나 AI 반도체에서는 패키징 단계에서 열 방출(열저항)과 신호 무결성(SI)이 성능을 제한하는 경우가 많아, 단순히 “칩이 좋다”만으로는 경쟁이 어려워졌습니다. 그래서 최근에는 패키징이 “제품 설계의 일부”로 취급되며, 테스트 역시 수율 관리뿐 아니라 고객 신뢰성(리턴/불량률)까지 연결됩니다.
6. 반도체 공정 용어 간단 정리
삼성전자 공정 흐름을 따라가며 자주 등장하는 용어를 “현장에서 쓰는 의미” 중심으로 정리해보면 이해가 더 빨라집니다. 특히 입문자 분들은 용어를 외우기보다, 어느 단계에서 왜 필요한지를 함께 묶어 기억하는 것이 효율적입니다.
- FAB: 웨이퍼를 실제로 가공하는 반도체 생산라인(클린룸 포함)
- FEOL / BEOL: 트랜지스터 형성(전공정) / 금속 배선 형성(후반 전공정)
- Photolithography(포토): 빛으로 패턴을 찍어내는 공정(노광/현상 포함)
- Mask(마스크): 회로 도면이 새겨진 ‘원판’, 포토 공정의 설계 원본
- Etching(식각): 패턴대로 필요 없는 막을 선택적으로 제거
- Deposition(증착): 절연막/도전막 등을 얇게 형성(CVD/PVD/ALD)
- CVD: 화학 반응으로 막을 형성(균일도·피복성 강점)
- PVD: 물리적 방식으로 막을 증착(금속막 등에 활용)
- EUV: 극자외선 노광(초미세 패턴에 핵심, 공정 난이도↑)
- Ion Implantation: 도펀트를 주입해 N/P 영역을 만드는 공정
- CMP: 표면을 평탄화해 다음 공정 정밀도를 확보
✅ 기억 팁(한 줄 요약)
포토=그림 그리기 → 식각=깎기 → 증착=입히기 → 주입=성질 바꾸기 → CMP=평평하게 만들기 → 테스트/패키징=제품화
7. 자주 묻는 질문 (FAQ)
모든 단계가 중요하지만, 미세화 공정이 진행되는 '포토 공정'과 회로 형성의 정밀도를 좌우하는 '식각 및 증착' 공정이 핵심입니다.
ASML의 EUV 노광 장비, TEL의 식각/세정 장비, LAM Research의 증착 장비 등 글로벌 Top Tier 장비를 사용합니다.
전체 공정은 약 3개월 이상 소요되며, 수백 회의 세부 공정 단계를 반복해야 합니다.
EUV는 극자외선으로, 기존 DUV보다 훨씬 더 미세한 회로 패턴 구현이 가능하여 7nm 이하 공정에서는 필수 기술입니다.
공정별 원리, 장비 이해, 공정 시뮬레이션, 전기전자 회로, 재료공학, 반도체 소자 구조 등을 폭넓게 이해하는 것이 좋습니다.
8. 마무리 요약
✅ 반도체는 정밀함과 집약의 결정체입니다
삼성전자의 반도체 공정은 단순한 제조가 아닌, 극한의 정밀도와 반복을 요구하는 예술에 가깝습니다. 포토, 식각, 증착, 불순물 주입, CMP, 그리고 후공정까지의 흐름을 이해하면 반도체 산업이 왜 고부가가치 산업인지 자연스럽게 알 수 있습니다. 복잡한 용어와 단계도 흐름 속에서 보면 쉬워집니다.
오늘 포스팅이 반도체 공정에 대한 여러분의 이해도를 한층 높이는 데 도움이 되었길 바랍니다. 궁금한 점은 댓글로 남겨주세요. 함께 소통하며 깊이 있게 알아가요!
'AI & 생성형 AI 활용 > Memory반도체' 카테고리의 다른 글
| 반도체 용어 완전 정복! 웨이퍼, 펩리스, 파운드리, 나노, HBM4, DDR5, CPU, GPU 쉽게 이해하기 (1) | 2026.01.19 |
|---|---|
| 브로드컴 TPU 설계 + 삼성 HBM = AI 시대의 최강 조합? (0) | 2025.12.09 |
| TSMC의 모든 것: 애플과 엔비디아가 선택한 이유 (0) | 2025.12.04 |
| TSMC vs 삼성전자: 파운드리 전쟁의 현재와 미래(메모리반도체 전쟁) (0) | 2025.11.09 |
| AI 시대의 핵심, HBM4가 필요한 5가지 이유(High Bandwidth Memory 4) (0) | 2025.10.20 |
